(SeaPRwire) –   Huawei Technologies Co. menyatakan bahawa ia telah menemui laluan baharu untuk merapatkan jurang dengan peneraju industri, Taiwan Semiconductor Manufacturing Co., yang berpotensi mencapai kejayaan dalam pembuatan semikonduktor canggih tanpa peralatan terkini.

Pada masa ini, terdapat jurang kira-kira lima tahun antara keupayaan TSMC dengan apa yang mampu dihasilkan oleh Huawei bersama rakan pengilangannya, Semiconductor Manufacturing International Corp. Huawei akan mula mengeluarkan cip 1.4-nanometer menjelang 2031 dengan teknologi “LogicFolding” miliknya sendiri, kata ketua semikonduktor Huawei, He Tingbo dalam penampilan awam yang jarang berlaku semasa persidangan cip pada hari Isnin, manakala TSMC telah menyatakan bahawa ia akan memulakan pengeluaran besar-besaran produk yang sama pada 2028.

Eksekutif tersebut berkata bahawa pasukannya telah menemui cara untuk “evolusi mampan.” Beliau memberitahu pemberita selepas ucapannya pada hari Isnin bahawa Huawei boleh memajukan keupayaan pembuatan cipnya dengan ketara tanpa menggunakan mesin litografi ultraungu ekstrem (EUV) daripada pembekal Belanda, ASML Holding NV, yang dianggap penting untuk pengeluaran semikonduktor canggih yang tidak dapat diakses oleh China.

He menambah bahawa cip mudah alih Kirin yang akan dilancarkan pada musim luruh ini akan menjadi yang pertama menggunakan seni bina LogicFolding, yang membantu meningkatkan prestasi cip dengan menambah bilangan transistor yang dibawa dan mengoptimumkan kelajuan penghantaran data.

“Tahun ini kami telah menyediakan kejutan untuk seluruh industri. Bukan ketepuan, bukan kesinambungan, tetapi satu lonjakan besar ke hadapan,” katanya.

Indeks Star 50 di Shanghai, yang merangkumi beberapa firma cip utama China, meningkat ke paras rekod selepas pengumuman He pada hari Isnin. Saham SMIC meningkat lebih 18% manakala rakan pengilangannya, Hua Hong Semiconductor Ltd. melonjak mengikut had harian sebanyak 20%.

Jika Huawei berjaya mengeluarkan semikonduktor 1.4nm dalam kuantiti yang banyak, ini bermakna ia menentang konsensus industri bahawa mesin litografi EUV daripada ASML adalah perlu untuk mengeluarkan secara besar-besaran cip yang bersaiz 5nm atau lebih canggih. Semikonduktor sedemikian digunakan untuk menggerakkan teknologi AI yang paling canggih.

Ukuran nanometer digunakan untuk menunjukkan saiz transistor pada cip. Semakin kecil transistor, semakin banyak yang boleh dimuatkan pada cip, yang seterusnya akan menjadikannya lebih berkuasa. Mesin EUV daripada ASML dilihat sebagai penting dalam mengecilkan transistor, dan ia digunakan secara meluas oleh pembuat cip global terkemuka termasuk TSMC, Samsung Electronics Co. dan Intel Corp. untuk pengeluaran besar-besaran.

He dari Huawei menambah bahawa seni bina LogicFolding adalah berdasarkan Tau Scaling Law milik Huawei sendiri, satu prinsip yang diguna pakai oleh syarikat China itu untuk menyaingi Moore’s Law, garis panduan bagi industri cip global selama beberapa dekad. Moore’s Law, yang dinamakan sempena pengasas bersama Intel, Gordon Moore, adalah ekstrapolasi bahawa bilangan transistor dalam cip akan meningkat kira-kira dua kali ganda setiap dua tahun, walaupun ramai dalam industri termasuk He berkata rentak tersebut telah perlahan sejak beberapa tahun kebelakangan ini.

He berkata usaha penskalaan Huawei berdasarkan Moore’s Law mendatar enam tahun lalu selepas kawalan eksport AS dikenakan. Pasukannya kemudian mencadangkan kaedah “penskalaan masa” (time scaling) baharu untuk menggantikan standard emas industri global. Prinsip baharu Huawei nampaknya memfokuskan kepada meningkatkan kelajuan penghantaran data oleh transistor untuk menampung kekurangan peralatan terkini bagi mengecilkan komponen tersebut dengan lebih jauh.

“Kami melihat penskalaan masa boleh memberikan manfaat yang besar merentasi peranti, litar, cip dan sistem,” kata He, sambil menambah bahawa Huawei telah mereka bentuk dan membuat 381 cip sepanjang enam tahun lalu berdasarkan Tau Scaling Law. Huawei dalam satu kenyataan berasingan menyatakan bahawa syarikat itu menamakan prinsip baharunya sebagai “Her’s Law,” sebagai penghormatan kepada ketua cipnya.

Tau Scaling Law adalah ringkasan bagi beberapa trend semasa dalam industri semikonduktor, tetapi ia nampaknya merupakan percubaan pertama oleh sesebuah syarikat untuk merumuskan idea-idea ini menjadi teori yang koheren, menurut Kitty Fok, pengarah urusan firma penyelidikan IDC China.

“Ia juga mungkin menyediakan titik rujukan baharu bagi industri semikonduktor China dalam mengatasi kekangan nod proses,” kata Fok.

Firma yang berpangkalan di Shenzhen itu sebelum ini telah memfailkan paten yang menunjukkan ia sedang mencuba apa yang dipanggil self-aligned quadruple patterning, atau SAQP, yang mungkin membolehkannya menghasilkan cip canggih tanpa mesin EUV daripada ASML. Quadruple patterning adalah teknik untuk mengukir garisan pada wafer silikon berkali-kali bagi meningkatkan ketumpatan transistor — dan seterusnya meningkatkan prestasi.

Walaupun Huawei terus menambah baik teknologinya sejak beberapa tahun kebelakangan ini, masih belum jelas sama ada ia benar-benar mampu mencapai tahap canggih dalam pembuatan cip dengan bereksperimen melalui laluan bukan arus perdana.

Huawei telah berada di barisan hadapan dalam usaha berdikari semikonduktor Beijing berikutan kempen pelbagai negara yang diterajui AS selama bertahun-tahun untuk mengetatkan eksport cip dan peralatan canggih yang telah menyekat kemajuan AI China.

Pada bulan September, Huawei mengumumkan pelan hala tuju tiga tahun untuk melancarkan siri cip AI bagi mengisi kekosongan yang ditinggalkan oleh Nvidia Corp., yang mana semikonduktor paling canggihnya diharamkan untuk China.